系列文3: DFM 簡介

根據 Moore's Law (中譯: 摩爾定律)，IC 上可容納的電晶體數目每 18 個月可增加一倍、效能也大約提升一倍。(這邊插個題外話：其實 Moore's Law 一開始不是 18 個月，這是 Moore 本人剛開始提出來時是 24 個月，後來發現速度比他預期還要快，才逐漸修正成 18 個月XD) 現在的半導體業者為了遵循摩爾定律，最簡單的方法就是縮小電晶體大小，因為大小變小，速度也就跟著上升、耗電量下降...等等。到現在製程已經進步到 22nm 了，然而當 size 越縮越小，相對的問題也就越來越多、越來越複雜，導致最後的良率下降，也因此逼的設計者在設計 IC 時不得不多考慮些因素已提高良率，這就是 DFM - Design for Manufacturability (中譯：可製造性設計)，越先進的製程，DFM 也就越複雜、越重要，因此在現在甚至是未來 DFM 都是個相當重要的議題。




DFM 跟製程有關，因此先讓我們把問題拉到製程上：在 IC 製造的過程中有一步叫蝕刻，其目的是在晶圓上把設計者歷經千辛萬苦弄出來的 layout 弄在晶圓上。蝕刻的做法簡單來說就是先利用 layout 設計出光罩，接著在晶圓上塗上感光材料，之後把光罩(Mask)放在晶圓上，再把光線透過光罩照在晶圓上，這樣晶圓上的感光材料就會因為有些地方受光被吃掉、有些地沒有被光線照到而保持原樣，於是最後晶圓上跑出了設計者想要的樣子。(詳細流程請自己去找相關資料，這些資料都很容易取得，我就不再贅述)

現在的製程已經進步到 22nm 了 (這邊插個題外話，現在製程取得領先地位的是 Intel，TSMC 則是晚 Intel 一個世代，當 Intel 早就弄出 22nm 時，TSMC 還在 28nm 奮鬥。而現在 TSMC 在搞 20nm，我沒記錯大概是今年底到明年初可以小量生產，明年底左右可以大量生產。在過幾年就是 16nm。而其他的公司則是搞 14nm) 22nm 代表什麼意思? 其實簡單來說就是一條線最細可以到 22nm (雖然這個說法不太正確，不過這樣比較好理解) 而這也代表你光罩上你線寬差不多就是這種粗細(所以越先進的製程他的光罩越貴，這種製程的光罩都是要上千萬甚至上億的，一般小公司根本負擔不起)，那蝕刻所用的光他的波長是多少呢? 答案是 193nm。如果還記得高中物理的干涉與繞射的話，就會知道這種光玻常遠大於狹縫寬度時會出現各種干涉、繞射的效應。舉例來說，原本如果光打在一個挖有矩形空白區域的板子上時，照出來的就會是一個矩形，但如果這個矩形比光的波長還要小時，你照出來的圖案就不會是一個矩形! 有點不好理解? 沒關係，我們來看個圖 (圖片來自 2013 CAD Contest 定題組 C: Mask Optimization)

原始 layout 長相

製做出來的 Mask 長相

最後光打出來的樣子

可以發現這跟原始 layout 長相差了非常非常多，再注意看還會發現有些地方都快斷掉或是跟別的圖案連起來了! 當然不論哪個都很嚴重，斷掉的話可以想像成就是一條電線斷了，也就是斷路；兩個圖案連起來可以想像成兩條應該互不相關的線被接在一起變成了短路，這樣問題當然很嚴重，還不只這樣，一條線長成這樣歪七扭八的，在各種電子、電磁效應下都會有很多問題，比方說電阻值、電容值之類的，都會跟預期中的有所落差。而且圖案這麼小，圖案與圖案間又非常的密，稍微有一點點的誤差都有可能導致相當大的影響，因此如何處理這些問題就變的相當的重要。

處理這些問題的做法有很多，比方說 RET (Resolution Enhancement Technique)，或 OPC (Optical Proximity Correction)，其基本概念就是讓印出來的圖案儘可能的接近原始 layout 的長相，比方說改變光波的相位來處理干涉、繞射問題；安插ㄧ些不在原本 layout 上的圖案來讓最後 layout 上的圖案可以比較接近設計者想要的樣子 (上面的 Mask 的其實就可以發現有一些不在原本 layout 上的圖案)；或者是經過模擬後發現哪些地方光源印出來的樣子是會凸出來/凹進去的，那就讓做出來的 Mask 在相對應的地方凹進去/凸出來已便互相抵消。但是很遺憾的是這些方法都會受限於原本 layout 的長相，有的時候你想彌補還沒辦法彌補! 舉個例子來看張圖：

(a) 是無法用 OPC 彌補的 layout 而 (b) 則可以

如果你今天的 layout 很不幸的出現像 (a) 那樣的情況，那即便後續想補救也無法；相反的如果你稍維修改一下使之長的像 (b) 就沒有問題。因此如果可以在設計階段就把製程的一些問題考慮進來(也可以想成就是在設計時會有一些的限制，控制設計者不可以設計出 foundry 無法處理的 layout，如果你違反了，那 foundry 做出來的東西良率低你就不能怪他!) 這樣最後設計出來的 IC 比較容易製造、問題會比較好解決、也可以想成最後良率比較容易提高。而 DFM 指的就是這類問題。而製程越進步，這種問題就越多、越嚴重、越重要。

當然也會有人想說既然光波長比圖案的寬度還要大上許多，那也可以試著縮小光的波長來降低這種問題吧? 答案是肯定的，這有兩種方案，分別叫 EUV (Extreme Ultra Violet - 極紫外光) 跟 E-Beam (Electron Beam - 電子束)，前者的光波長可以小到十幾 nm，後者則是小到電子的大小。遺憾的是這兩者都尚未到實用階段，還有些問題要突破。(這又可以另外講一篇了...) 因此現在的主流依然是 Immersion Lithography (中譯：浸潤式顯影技術)，也就是使用波長為 193nm 光源。根據現在已知的情報，Intel 在 14nm 跟 TSMC 在 16nm 依然是採用 Immersion Lithography，要再更後面的 10nm 製程才會採取 EUV。而這兩家在之前的新聞也已經報導過說要分別資助 ASML 研發 EUV 的技術，就讓我們拭目以待他們何時可以成功吧XD